1.小盒子
没什么技术含量，就是不断做判断
(相关资料图)
把四个寄存器并联一下
门数量214总延迟14
2.计数器
一直觉得计数器的总延迟有一点太大了
门数量242总延迟34
MUX+4，寄存器+6，ADD+24（在之前的8位加法器里面选了总延迟最短的那一个）
感觉没有什么可以下刀的地方了（愁
然后计数器的成就是不超过65个门
我就很纳闷了
我这么简单的结构都要242个门，它怎么做到这么少门的
然后我就上网搜了一下攻略
我只能说，妙啊~
把一字节储存器和8位加法器拆开，然后只要自己需要的部分，从而减少门的数量和延迟
最终门数量57总延迟22
两个数值都降低了，这个设计是真的妙啊！
关键词：
